受講形式ライブ配信
先端半導体デバイスの多層配線技術と
2.5D/3Dデバイス集積化【2日間セミナー】
Cuダマシン・Low‐k・Air‐Gap・TSV・チップレット・BS‐PDNまで微細化限界を突破する先端インテグレーション技術を2日で習得
微細化の限界が迫る中、多層配線・Post‐Cu材料・Low‐k・TSV・チップレットなど、次世代デバイスを支える核心技術を2日間で整理。最新動向と実例を交えて詳細に解説します。
◎多層配線技術の変遷・開発経緯 ◎Cuダマシン配線プロセス技術
◎Cu代替金属材料/ナノカーボン材料 ◎低誘電率(Low-k/Air-Gap)絶縁膜
◎裏面電源供給技術；BS-PDN/PowerVia/SPR ◎微細配線の高信頼性化
◎TSV・3次元メモリチップ積層・ウエハレベル貼合技術
◎異種デバイス集積化(チップレットインテグレーション)
◎FO-WLPとFO-PLP、再配線(RDL)の低コスト形成プロセス
◎パッケージ基板(ガラス基板) ◎高周波対応低伝送損失絶縁材料
【講師より講演のポイント】
企業の研究・開発部門をはじめ、事業(生産、管理、サービス)部門、スタッフ部門(営業、マーケティング)に所属する新人、若手から中堅社員の知識の幅を拡げ、見識を深めることを目的に、これまで学会・セミナー・大学向けに作成した講義・講演資料に、最新の研究開発成果や事業化成果、市場動向・業界動向をベースに、基礎～最新動向まですべて網羅した集大成版(裏話やエピソード含めて)に仕上がっている。
1日目、2日目のみのご参加も可能です。
■9月2日(水)13:00～17:00「
微細Cu配線・Low‐k材料・BS‐PDNに見る先端多層配線技術
」■
■9月9日(水)13:00～17:00「
HBM・チップレット時代の3D積層技術と先進パッケージの最新動向
」■
◎多層配線技術の変遷・開発経緯 ◎Cuダマシン配線プロセス技術
◎Cu代替金属材料/ナノカーボン材料 ◎低誘電率(Low-k/Air-Gap)絶縁膜
◎裏面電源供給技術；BS-PDN/PowerVia/SPR ◎微細配線の高信頼性化
◎TSV・3次元メモリチップ積層・ウエハレベル貼合技術
◎異種デバイス集積化(チップレットインテグレーション)
◎FO-WLPとFO-PLP、再配線(RDL)の低コスト形成プロセス
◎パッケージ基板(ガラス基板) ◎高周波対応低伝送損失絶縁材料
【講師より講演のポイント】
企業の研究・開発部門をはじめ、事業(生産、管理、サービス)部門、スタッフ部門(営業、マーケティング)に所属する新人、若手から中堅社員の知識の幅を拡げ、見識を深めることを目的に、これまで学会・セミナー・大学向けに作成した講義・講演資料に、最新の研究開発成果や事業化成果、市場動向・業界動向をベースに、基礎～最新動向まですべて網羅した集大成版(裏話やエピソード含めて)に仕上がっている。
1日目、2日目のみのご参加も可能です。
■9月2日(水)13:00～17:00「
微細Cu配線・Low‐k材料・BS‐PDNに見る先端多層配線技術
」■
■9月9日(水)13:00～17:00「
HBM・チップレット時代の3D積層技術と先進パッケージの最新動向
」■
| 日時 | 【ライブ配信】 2026年9月2日（水） 13:00～17:00 | |
|---|---|---|
| 受講料(税込) | 77,000円 定価：本体70,000円＋税7,000円 【2名同時申込みで1名分無料キャンペーン（１名あたり定価半額の77,000円）】 ※2名様とも会員登録をしていただいた場合に限ります。 2名様以降の受講者は、申込み前に会員登録をお済ませください。 ※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。 ※3名様以上のお申込みの場合、上記１名あたりの金額で受講できます。 ※請求書（PDFデータ）は、代表者にE-mailで送信いたします。 ※請求書および領収書は1名様ごとに発行可能です。 (申込みフォームの通信欄に「請求書１名ごと発行」と記入ください。) ※他の割引は併用できません。 ※テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】 1名申込みの場合：受講料 定価：61,600円 定価：本体55,999円＋税5,601円 ※１名様でオンライン配信セミナーを受講する場合、上記特別価格になります。 | |
元 (株)東芝 研究開発センター 首席技監
柴田 英毅 氏
※受講者が参考となる様なご略歴・ご研究内容（業務）・ご活動がありましたらご記入下さい
【専門】
半導体デバイス・プロセス技術 ／ 半導体集積回路技術 ／ 多層配線形成技術 ／ 三次元デバイス集積化技術
MEMS技術 ／ 光伝送技術 ／ 材料強度学 ／ 金属疲労学 固体物理学 ／ 薄膜材料物性学
【所属学会・業界での活動】
JEITA STRJ (半導体技術ロードマップ専門委員会) 配線WG委員長
ITRS国際半導体技術Roadmap Interconnect-TWG(Co-Chair)
Selete研究運営委員及び先端コアBEPプログラム委員
半導体MIRAIプロジェクト/Selete-NSI (Nano. Silicon Integration) 技術委員
応用物理学会 集積化MEMS技術研究会副委員長
SSDM組織委員、SIRIJ業界戦略委員、COCN(産業競争力懇談会)Proj.S委員会委員
内閣府FIRST/ImPACT/SIPの東芝側実用化・事業化責任者、他多数
NEDO技術委員
【著書、論文、特許】
・ロジックLSI技術の革新(培風館)
・半導体プロセス技術(培風館)
・応用物理ハンドブック(丸善)
・Cu配線技術の最新の展開(サイペック)
・異種機能デバイス集積化技術の基礎と応用(シーエムシー出版)
・審査付き学術論文及び主要国際学会での論文発表：計91件
・国内学会・セミナー・学術専門委員会等での講演：計70回
・登録特許数：計73件
【受賞歴】
日刊工業新聞社十大新製品賞
IEEE IITC2005 Best Paper Award受賞
IMAPS2009 Best Paper Award受賞
ADMETA2009 Best Paper Award受賞
ADMETA2012 Best Paper Award
ADMETA2012 Technical Achievement Award受賞
社長特別表彰(功績賞)
電気学会センサ・マイクロマシン部門「優秀技術論文賞」
そこで、本講ではこれまでの多層配線技術の歴史的変遷を振り返るとともに、Cuダマシン配線の製造プロセスや微細化に伴う配線抵抗増大の課題について詳しく解説した上で、Cu代替金属材料(Co, Ru, Mnなど)やナノカーボン材料(CNT、グラフェン)の最新の開発動向について述べる。
また、Cu配線を取り囲む誘電材料(絶縁膜)として、配線間容量低減のために低誘電率(Low-k)材料を導入した経緯や課題、更なるLow-k化のための多孔質(Porous)材料の課題と対策、究極のLow-k技術であるAir-Gap(中空)技術についても詳細に述べる。
さらに、配線長を大幅に短縮化でき、超ワイドバス化や大容量・高速の信号伝送が可能になるSi貫通孔(TSV) やウエハレベル貼合プロセスを用いたメモリデバイスの3次元積層化や、複数の半導体チップ（或いは従来のSoC(System on Chip)チップを機能ごとに分割したチップレット)をパッケージ基板上に近接配置して高性能システムを構成する異種デバイス集積化(チップレットインテグレーション)についても詳しく解説する。
