受講形式ライブ配信アーカイブ配信
【半導体製造プロセス：２日間セミナー】
半導体パッケージングの基礎、
各製造プロセス技術と今後のトレンド・将来展望
■半導体パッケージの基礎、パッケージングプロセス■■各製造工程（プロセス）の技術とキーポイント■■過去に経験した不具合、試作・開発時の評価、解析手法の例■■RoHS、グリーン対応、AI基盤を支える2.5D/3Dパッケージとチップレット技術■
| 日時 | 【ライブ配信】 2026年7月30日（木） 10:30～16:30 | |
|---|---|---|
| 受講料(税込) | 88,000円 定価：本体80,000円＋税8,000円 【2名同時申込みで1名分無料キャンペーン（１名あたり定価半額の88,000円）】 ※2名様とも会員登録をしていただいた場合に限ります。 2名様以降の受講者は、申込み前に会員登録をお済ませください。 ※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。 ※3名様以上のお申込みの場合、上記１名あたりの金額で受講できます。 ※請求書（PDFデータ）は、代表者にE-mailで送信いたします。 ※請求書および領収書は1名様ごとに発行可能です。 (申込みフォームの通信欄に「請求書１名ごと発行」と記入ください。) ※他の割引は併用できません。 ※テレワーク応援キャンペーン(1名受講)【オンライン配信セミナー受講限定】 1名申込みの場合：受講料 定価：70,400円 定価：本体63,999円＋税6,401円 ※１名様でオンライン配信セミナーを受講する場合、上記特別価格になります。 | |
・半導体パッケージに対する基礎的な理解
・半導体製造プロセスの概要（主にパッケージングプロセス）
・半導体パッケージング技術・封止技術とその実際
・評価技術、解析技術
・AI基盤を支える2.xD/3Dパッケージングとヘテロジーニアスインテグレーション
■1日目：2026年7月30日(木) 10:30～16:30■
１．半導体パッケージの基礎 ～パッケージの進化・発展経緯～
1.1 始まりはSIPとDIP、プリント板の技術進化に伴いパッケー ジ形態が多様化
1.2 THD（スルーホールデバイス）とSMD（表面実装デバイス）
1.3 各パッケージの紹介
1.4 セラミックスパッケージとプラスチック（リードフレーム）パッケージとプリント基板パッケージ
1.5 リードフレームの製造方法
1.6 プリント基板パッケージの製造方法
２．パッケージングプロセス（代表例）
2.1 セラミックスパッケージのパッケージングプロセス
2.2 プラスチック（リードフレーム）パッケージのパッケージングプロセス
2.3 プリント基板パッケージのパッケージングプロセス
３．各製造工程（プロセス）の技術とキーポイント
3.1 前工程
3.1.1 BG（バックグラインド）
3.1.2 DC（ダイシング）
3.1.3 DB（ダイボンド）
3.1.4 WB（ワイヤーボンド）
3.2 封止・モールド工程
3.2.1 封止：セラミックパッケージの場合
3.2.2 プラズマクリーニング
3.2.3 モールド
3.3 後工程
3.3.1 外装メッキ
3.3.2 切断整形
3.3.3 ボール付け
3.3.4 シンギュレーション
3.3.5 捺印
3.4 バンプ・FC（フリップチップ）パッケージの工程
3.4.1 再配線・ウェーハバンプ
3.4.2 FC（フリップチップ）
3.4.3 UF（アンダーフィル）
3.5 パネルレベルパッケージング
3.5.1 工程フロー（RDLファースト）
3.5.2 部品内蔵
3.6 試験工程とそのキーポイント
3.6.1 代表的な試験工程フロー
3.6.2 BI（バーンイン）工程
3.6.3 外観検査（リードスキャン）工程
3.6.4 ファームウェア書き込みはデバイスの差別化
3.7 梱包工程とそのキーポイント
3.7.1 ベーキング・トレイ梱包・テーピング梱包
４．ここまでのまとめ
■2日目：2026年7月31日(金) 10:30～16:30■
５．過去に経験した不具合
5.1 チップクラック
5.2 ワイヤー断線
5.3 パッケージが膨れる・割れる
5.4 実装後、パッケージが剥がれる
5.5 BGAのボールが落ちる・破断する
5.6 捺印方向が180度回転する
5.7 モールドボイド、未充填
5.8 ダイボンド層の剥離
5.9 顧客の実装後リードが曲がる
5.10 梱包材からの異臭
5.11 基板実装信頼性向上
5.12 リード間の樹脂ダスト問題
5.13 BGAのパッケージ反り
６．試作・開発時の評価、解析手法の例
6.1 とにかく破壊試験と強度確認
6.2 MSL（吸湿・リフロー試験）
6.3 機械的試験と温度サイクル試験
6.4 SAT（超音波探傷）、XRAY（CT)、シャドウモアレ
6.5 開封、研磨、そして観察
6.6 各種分析
6.7 ガイドラインはJEITAとJEDEC
７．RoHS、グリーン対応とサステナビリティ
7.1 鉛フリー対応
7.2 ウィスカー評価
7.3 樹脂の難燃材改良
7.4 PFAS/PFOA/対応が次の課題
7.5 AIデータセンターの電力消費削減に貢献するパッケージ材料
８．AI基盤を支える2.5D/3Dパッケージとチップレット技術
8.1 2.5D（CoWoS等）・3Dパッケージの構造
8.2 ハイブリッドボンディングと微細バンプ接続
8.3 製造のキーはチップとインターポーザー間接合とTSV（シリコン貫通電極）
8.4 基板とインターポーザーの進化（シリコンからガラス基板へ）
8.5 AI向け大面積パッケージ特有の不具合（反り、局所熱応力）
９．AIの進化とパッケージングの未来
9.1 AIデータセンター向け超多ピン・大型パッケージの熱マネジメント
9.2 フィジカルAI（自動運転・ロボット）に求められる高信頼性・耐環境性
9.3 光電融合（CPO：Co-Packaged Optics）技術とAI通信の高速化
9.4 AIを支える電源供給技術（Power Delivery）とパッケージ内統合
１０．終わりに
□質疑応答□
・半導体製造プロセスの概要（主にパッケージングプロセス）
・半導体パッケージング技術・封止技術とその実際
・評価技術、解析技術
・AI基盤を支える2.xD/3Dパッケージングとヘテロジーニアスインテグレーション
■1日目：2026年7月30日(木) 10:30～16:30■
１．半導体パッケージの基礎 ～パッケージの進化・発展経緯～
1.1 始まりはSIPとDIP、プリント板の技術進化に伴いパッケー ジ形態が多様化
1.2 THD（スルーホールデバイス）とSMD（表面実装デバイス）
1.3 各パッケージの紹介
1.4 セラミックスパッケージとプラスチック（リードフレーム）パッケージとプリント基板パッケージ
1.5 リードフレームの製造方法
1.6 プリント基板パッケージの製造方法
２．パッケージングプロセス（代表例）
2.1 セラミックスパッケージのパッケージングプロセス
2.2 プラスチック（リードフレーム）パッケージのパッケージングプロセス
2.3 プリント基板パッケージのパッケージングプロセス
３．各製造工程（プロセス）の技術とキーポイント
3.1 前工程
3.1.1 BG（バックグラインド）
3.1.2 DC（ダイシング）
3.1.3 DB（ダイボンド）
3.1.4 WB（ワイヤーボンド）
3.2 封止・モールド工程
3.2.1 封止：セラミックパッケージの場合
3.2.2 プラズマクリーニング
3.2.3 モールド
3.3 後工程
3.3.1 外装メッキ
3.3.2 切断整形
3.3.3 ボール付け
3.3.4 シンギュレーション
3.3.5 捺印
3.4 バンプ・FC（フリップチップ）パッケージの工程
3.4.1 再配線・ウェーハバンプ
3.4.2 FC（フリップチップ）
3.4.3 UF（アンダーフィル）
3.5 パネルレベルパッケージング
3.5.1 工程フロー（RDLファースト）
3.5.2 部品内蔵
3.6 試験工程とそのキーポイント
3.6.1 代表的な試験工程フロー
3.6.2 BI（バーンイン）工程
3.6.3 外観検査（リードスキャン）工程
3.6.4 ファームウェア書き込みはデバイスの差別化
3.7 梱包工程とそのキーポイント
3.7.1 ベーキング・トレイ梱包・テーピング梱包
４．ここまでのまとめ
■2日目：2026年7月31日(金) 10:30～16:30■
５．過去に経験した不具合
5.1 チップクラック
5.2 ワイヤー断線
5.3 パッケージが膨れる・割れる
5.4 実装後、パッケージが剥がれる
5.5 BGAのボールが落ちる・破断する
5.6 捺印方向が180度回転する
5.7 モールドボイド、未充填
5.8 ダイボンド層の剥離
5.9 顧客の実装後リードが曲がる
5.10 梱包材からの異臭
5.11 基板実装信頼性向上
5.12 リード間の樹脂ダスト問題
5.13 BGAのパッケージ反り
６．試作・開発時の評価、解析手法の例
6.1 とにかく破壊試験と強度確認
6.2 MSL（吸湿・リフロー試験）
6.3 機械的試験と温度サイクル試験
6.4 SAT（超音波探傷）、XRAY（CT)、シャドウモアレ
6.5 開封、研磨、そして観察
6.6 各種分析
6.7 ガイドラインはJEITAとJEDEC
７．RoHS、グリーン対応とサステナビリティ
7.1 鉛フリー対応
7.2 ウィスカー評価
7.3 樹脂の難燃材改良
7.4 PFAS/PFOA/対応が次の課題
7.5 AIデータセンターの電力消費削減に貢献するパッケージ材料
８．AI基盤を支える2.5D/3Dパッケージとチップレット技術
8.1 2.5D（CoWoS等）・3Dパッケージの構造
8.2 ハイブリッドボンディングと微細バンプ接続
8.3 製造のキーはチップとインターポーザー間接合とTSV（シリコン貫通電極）
8.4 基板とインターポーザーの進化（シリコンからガラス基板へ）
8.5 AI向け大面積パッケージ特有の不具合（反り、局所熱応力）
９．AIの進化とパッケージングの未来
9.1 AIデータセンター向け超多ピン・大型パッケージの熱マネジメント
9.2 フィジカルAI（自動運転・ロボット）に求められる高信頼性・耐環境性
9.3 光電融合（CPO：Co-Packaged Optics）技術とAI通信の高速化
9.4 AIを支える電源供給技術（Power Delivery）とパッケージ内統合
１０．終わりに
□質疑応答□